Resumen: Buscamos un Ingeniero Principal/Senior de Diseño de Disposición Analógica para liderar el diseño de la disposición de bloques IP analógicos y mixtos complejos destinados a sistemas avanzados de comunicación óptica, mentorizando a otros mientras contribuye al desarrollo de chips de vanguardia. Aspectos destacados: 1. Dirigir y ser responsable del diseño físico de la disposición de macros analógicas/combinadas complejas 2. Mentorizar y guiar a ingenieros/contratistas junior en diseño de disposición 3. Contribuir directamente al desarrollo de chips de vanguardia Buscamos un **Ingeniero Principal/Senior de Diseño de Disposición Analógica** para impulsar el diseño de la disposición de bloques IP analógicos y mixtos complejos que constituyen el núcleo de nuestros avanzados sistemas de comunicación óptica. Como miembro clave del equipo de diseño Analógico y de Señal Mixta (AMS), usted liderará el desarrollo de la disposición de bloques críticos tales como convertidores ADC, DAC, PLL y otros circuitos analógicos/mixtos de alto rendimiento. Interactuará estrechamente con diseñadores de circuitos, equipos de CAD/PDK y otros ingenieros de disposición para garantizar el éxito en la primera pasada de silicio. Este es un rol técnico práctico ideal para alguien que se desenvuelve bien en un entorno dinámico y disfruta mentorizar a otros mientras contribuye directamente al desarrollo de chips de vanguardia. **Responsabilidades clave** * Dirigir y ser responsable del diseño físico de la disposición de macros analógicas/combinadas complejas (p. ej., ADC, DAC, PLL), desde la planificación de la distribución hasta la verificación final * Colaborar estrechamente con los diseñadores de esquemas para crear soluciones óptimas de disposición teniendo en cuenta el rendimiento, el apareamiento, la simetría y la fiabilidad * Mentorizar y guiar a ingenieros/contratistas junior en diseño de disposición en múltiples zonas horarias, aplicando buenas prácticas en diseño y verificación de disposición * Realizar y depurar comprobaciones completas de LVS, DRC, PERC, ERC y otras comprobaciones finales utilizando herramientas estándar de la industria (Pegasus, Calibre, etc.) * Contribuir a la planificación a nivel de chip, incluyendo la planificación de la distribución general, la integración de bloques, la implementación de la malla de alimentación y el enrutamiento de señales * Participar en revisiones de diseño de disposición y proporcionar liderazgo técnico respecto a la calidad de la disposición, la exhaustividad de la verificación y el cumplimiento de los plazos * Apoyar iniciativas de automatización mediante scripting y personalización de herramientas (SKILL, TCL, Python es un plus) **Calificaciones requeridas** * Mínimo 10\+ años de experiencia práctica en diseño de disposición analógica/combinada y en tecnologías CMOS/FinFET avanzadas * Trayectoria comprobada en la integración de macros de disposición IP de nivel superior y preparación de IPs para su entrega al diseño físico * Liderazgo comprobado en la responsabilidad de macros importantes de disposición IP o de disposición a nivel de chip completo en nodos FinFET (preferentemente TSMC) * Al menos 1 año de experiencia con nodos de proceso FinFET de TSMC (N3, N5, N7 o N16\) * Comprensión profunda de la física de dispositivos, los efectos dependientes de la disposición (LOD, WPE, OSE, LDE, etc.) y su impacto en el rendimiento del circuito * Amplia experiencia en buenas prácticas de disposición para apareamiento de dispositivos, aislamiento de ruido, protección contra ESD, simetría y minimización de parásitos * Competencia sólida en planificación de la distribución, integración jerárquica de bloques, estrategia de enrutamiento y diseño de mallas de alimentación/tierra * Experiencia experta con Cadence Virtuoso, Calibre, Pegasus y otras herramientas de disposición y verificación * Conocimientos sobre flujos de verificación de disposición, incluidos LVS, DRC, PERC, densidad, DFM, ERC y reglas de antena * Experiencia trabajando en entornos colaborativos con equipos internacionales y remotos * Excelentes habilidades de documentación y comunicación, con capacidad para presentar claramente los compromisos y el estado de la disposición ante equipos multifuncionales * Experiencia en el uso de sistemas de control de versiones para la gestión del diseño de disposición **Calificaciones preferidas** * Experiencia en interfaces analógicas ópticas o de alta velocidad es un gran plus * Conocimientos prácticos de SKILL, TCL o Python para automatización de disposición u optimización de flujos de diseño * Capacidad comprobada para colaborar con equipos internacionales (EE.UU., Canadá, Argentina) * Excelentes habilidades organizativas, con gran atención al detalle y seguimiento riguroso * Capacidad para realizar múltiples tareas y priorizar en un entorno dinámico y acelerado * Actitud proactiva y con ganas de aprender, con excelentes habilidades para la resolución de problemas **Qué ofrecemos** * La oportunidad de desempeñar un papel fundamental en una startup de semiconductores de rápido crecimiento * Exposición a una amplia variedad de equipos multifuncionales * Una cultura de equipo colaborativa e internacional donde se valoran las ideas y la iniciativa * La oportunidad de crecer junto con Celero a medida que escalamos y damos forma al futuro de nuestra industria * Un papel fundamental en una startup de semiconductores de rápido crecimiento que está moldeando el futuro de la IA y la conectividad en centros de datos
Sofía González
Indeed · HR
Sofía González
Indeed · HR
